2.3 CPLD逻辑控制
　　整个高速系统的逻辑控制是通过高速CPLD芯片来实现的。选用ALTERA公司的MAX7128E芯片实现，可用编程逻辑门为2500，宏单元数128，逻辑阵列块数8，用户可定义I/O脚100个，pin-to-pin延时为5ns。MAX7000系列器件可以通过编程器进行编程，也可以在线编程。本设计采用了在线编程(ISP)。ISP允许在设计开发过程中迅速方便地重复编程，简化了制作过程，允许器件在编程之前就先装配到印制板上。
　　系统设计中LED信号灯、FLASH、DA芯片、16路I/O光电隔离接口、模拟开关、Q开关、PWM输出、软件复位控制都使用了CE1空间的地址，为了防止这些器件的互相干扰，必须对输入地址进行译码。通过判断输入到CPLD的PA[2：6]和PA[16：21]可以知道DSP正在访问的地址区域，进行 CE1空间的地址译码，从而产生相应的控制信号，以实现逻辑控制和时序控制。
　　CPLD上构建的寄存器的高地址都是一样的，命名为dsp_reg_addr，由Pa16~21构成，若Pa16~21设置为"111000"即表示地址0x0178xxxx。
　　低地址由Pa2~6构成，对10个寄存器寻址，地址对应关系见表1所示。
　　表 1地址分配表

　　2.4 数模转换模块
　　数模转换模块将DSP处理完的数字信号转换为模拟信号以控制两路振镜的偏转。由于现在对标记精度的要求越来越高，传统的8位数模转换器已无法满足用户的需求，因此本系统选用ADI公司的16位高精度数模转换器AD669芯片，如图2所示。AD669为16位并行输入，二级数据缓存结构。设计中将/L1信号直接接地设置为有效，通过控制/CS和LDAC信号分别控制一级缓存和二级缓存。控制振镜信号的电压范围为-10V～+10V，以标记 100mm×100mm幅面大小的标牌为例，精度可达100mm/216=0.0015mm，对应最小输出电压为0.00031V。

　　经实验发现，在上电时，AD669芯片的输出为一不可控量，会使振镜在上电瞬间有一个偏转，倘若偏转幅度过大，长期使用会导致振镜的断裂。为了保护振镜，可设计一个模拟开关电路以控制AD669芯片上电时的输出，使其为0V。笔者将模拟开关放在AD669芯片的参考电压输入端，通过CPLD实现对模拟开关的控制，来控制参考电压的有无，从而保证在上电时振镜不偏转。
　　3 PCB设计
　　该控制板卡选用主频200MHz的高速DSP处理芯片，高速信号系统中，存在EMC问题，将影响系统的性能。为了设计出一块稳定，抗干扰性能好的控制板卡，采取了以下措施
　　1、板层的合理安排
　　该控制板卡为六层板，板层设计为(从顶层到底层依次)信号层-地层-电源层-信号层-地层-信号层。这样的板层结构安排，使每一个信号层和电源层都紧邻一个地层，给信号提供一个较短的回流路径。
　　2、时钟信号线的处理
　　PCI时钟信号的一半要靠反射波来提升，因此，时钟信号CLK走线长度近似为2500 mil，走蛇形线实现(此点在PCI2.2规范的走线要求中有明确规定)。对于DSP芯片，晶振电路尽量靠近DSP芯片，且时钟信号尽量短。
　　3、SDRAM相关信号线的处理
　　SDRAM 工作频率为100MHz，在高频下，信号的传输时间和信号的走线长度有直接的关系，已不能忽略此问题。因此SDRAM的数据线和地址线要等长走线，以保证信号传输的质量。另外，串扰和振铃问题在高频下也极易出现，对SDRAM和DSP接口的控制信号和数据、地址总线信号，在源端串接匹配电阻以提高信号传输质量，保证SDRAM在高频下能正常工作。
　　4、数模电路的隔离处理
　　控制板卡上有数字电路和模拟电路，在布局时，必须考虑数模电路的隔离问题，尽量将数字电路和模拟电路分块布局，避免数字信号走线跨越模拟电路区域，以防止两块电路间的相互干扰。另外数字电路和模拟电路通过0欧电阻一点共地。
　　5、电容的使用
　　在每个数字芯片的电源引脚旁边放置一个1.01uF的去耦电容。
　　4 总结
　　本系统将高速PCI总线与C6000高速DSP处理器相结合，配以高精度的数模转换模块，实现了一套高速高精度的控制系统，并将其成功的运用到振镜激光标记系统。该系统充分利用了DSP的高速处理能力和内部的高精度定时器，分担了PC机的实时性任务，从而实现了PC机与DSP控制板卡的优势互补，实现了实时性标记，保证了标记质量的均匀性。本文还给出了DSP控制板卡在PCB设计阶段的注意点，该板卡已在生产实际中投入使用，具有较好的稳定性和抗干扰性。