阅读 | 订阅
阅读 | 订阅
测试测量

单片机硬件参数设计解析(二)

星之球激光 来源:电子发烧友2012-05-29 我要评论(0 )   

3 电源完整性PI PI的提出,源于当不考虑电源的影响下基于布线和器件模型而进行SI分析时所带来的巨大误差,相关概念如下。 ◆ 电子噪声,指电子线路中某些元器件产生的随...

3 电源完整性PI

 

  PI的提出,源于当不考虑电源的影响下基于布线和器件模型而进行SI分析时所带来的巨大误差,相关概念如下。

  ◆ 电子噪声,指电子线路中某些元器件产生的随机起伏的电信号。

  ◆ 地弹噪声。当PCB板上的众多数字信号同步进行切换时(如CPU的数据总线、地址总线等),由于电源线和地线上存在阻抗,会产生同步切换噪声,在地线上还会出现地平面反弹噪声(简称地弹)。SSN和地弹的强度也取决于集成电路的I/O特性、PCB板电源层和地平面层的阻抗以及高速器件在PCB板上的布局和布线方式。负载电容的增大、负载电阻的减小、地电感的增大、同时开关器件数目的增加均会导致地弹的增大。

  ◆ 回流噪声。只有构成回路才有电流的流动,整个电路才能工作。这样,每条信号线上的电流势必要找一个路径,以从末端回到源端。一般会选择与之相近的平面。由于地电平面(包括电源和地)分割,例如地层被分割为数字地、模拟地、屏蔽地等,当数字信号走到模拟地线区域时,就会产生地平面回流噪声。

  ◆ 断点,是信号线上阻抗突然改变的点。如用过孔(via)将信号输送到板子的另一侧,板间的垂直金属部分是不可控阻抗,这样的部分越多,线上不可控阻抗的总量就越大。这会增大反射。还有,从水平方向变为垂直方向的90°的拐点是一个断点,会产生反射。如果这样的过孔不能避免,那么尽量减少它的出现。

  在一定程度上,我们只能减弱因电源不完整带来的系列不良结果,一般会从降低信号线的串绕、加去耦电容、尽量提供完整的接地层等措施着手。

 

  4 EMC

 

  EMC包括电磁干扰和电磁抗干扰两个部分。

  一般数字电路EMS能力较强,但是EMI较大。电磁兼容技术的控制干扰,在策略上采用了主动预防、整体规划和“对抗”与“疏导”相结合的方针。

  主要的EMC设计规则有:

  ① 20H规则。PowerPlane(电源平面)板边缘小于其与GroundPlane(地平面)间距的20倍。

  ② 接地面处理。接地平面具有电磁学上映象平面(ImagePlane) 的作用。若信号线平行相邻于接地面,可产生映像电流抵消信号电流所造成的辐射场。PCB上的信号线会与相邻的接地平面形成微波工程中常见的Micro-strip Line(微带线)或Strip Line(带状线)结构,电磁场会集中在PCB的介质层中,减低电磁辐射。

  因为,Strip Line的EMI性能要比Micro-strip Line的性能好。所以,一些辐射较大的走线,如时钟线等,最好走成Strip Line结构。

  ③ 混合信号PCB的分区设计。第一个原则是尽可能减小电流环路的面积;第二个原则是系统只采用一个参考面。相反,如果系统存在两个参考面,就可能形成一个偶极天线;而如果信号不能通过尽可能小的环路返回,就可能形成一个大的环状天线。对于实在必须跨区的情况,需要通过,在两区之间加连接高频电容等技术。

  ④ 通过PCB分层堆叠设计控制EMI辐射。PCB分层堆叠在控制EMI辐射中的作用和设计技巧,通过合适的叠层也可以降低EMI。

  从信号走线来看,好的分层策略应该是把所有的信号走线放在一层或若干层,这些层紧挨着电源层或接地层。对于电源,好的分层策略应该是电源层与接地层相邻,且电源层与接地层的距离尽可能小,这就是我们所讲的“分层"策略。

  ⑤ 降低EMI的机箱设计。实际的机箱屏蔽体由于制造、装配、维修、散热及观察要求,其上一般都开有形状各异、尺寸不同的孔缝,必须采取措施来抑制孔缝的电磁泄漏。一般来说,孔缝泄漏量的大小主要取决于孔的面积、孔截面上的最大线性尺寸、频率及孔的深度。

  ⑥ 其它技术。在IC的电源引脚附近合理地安置适当容量的电容,可使IC输出电压的跳变来得更快。然而,问题并非到此为止。由于电容呈有限频率响应的特性,这使得电容无法在全频带上生成干净地驱动IC输出所需要的谐波功率。除此之外,电源汇流排上形成的瞬态电压在去耦路径的电感两端会形成电压降,这些瞬态电压就是主要的共模EMI干扰源。为了控制共模EMI,电源层要有助於去耦和具有足够低的电感,这个电源层必须是一个设计相当好的电源层的配对。问题的答案取决于电源的分层、层间的材料以及工作频率(即IC上升时间的函数)。通常,电源分层的间距是0.5mm(6mil),夹层是FR4材料,则每平方英寸电源层的等效电容约为75pF。显然,层间距越小电容越大。

 

  5 热设计

 

  电子元件密度比以前高了很多,同时功率密度也相应有了增加。由于电子元器件的性能会随温度发生变化,温度越高其电气性能会越低。

  (1)数字电路散热原理

  半导体器件产生的热量来源于芯片的功耗,热量的累积必定导致半导体结点温度的升高。随着结点温度的提高,半导体器件性能将会下降,因此芯片厂家都规定了半导体器件的结点温度。在高速电路中,芯片的功耗较大,在正常条件下的散热不能保证芯片的结点温度不超过允许工作温度,因此需要考虑芯片的散热问题。

  在通常条件下,热量的传递通过传导、对流、辐射3种方式进行。

  散热时需要考虑3种传热方式。例如使用导热率好的材料,如铜、铝及其合金做导热材料,通过增加风扇来加强对流,通过材料处理来增强辐射能力等。

  简单热量传递模型:热量分析中引入一个热阻参数,类似于电路中的电阻。如果电路中的电阻计算公式为R=ΔE/I,则对应的热阻对应公式为R=Δt/P(P表示功耗,单位W;Δt表示温差,单位℃)。热阻的单位为℃/W,表示功率增加1W时所引起的温升。考虑集成芯片的热量传递,可以使用图5描述的温度计算模型。

  由上所述,可推导出

  Tc=Tj-P× RJC

  也就是说,当Tc实测值小于根据数据手册所提供数据计算出的最大值时,芯片可正常工作。

  (2)散热处理

  为了保证芯片能够正常工作,必须使Tj不超过芯片厂家提供的允许温度。根据Tj=Ta+P×R可知,如果环境温度降低,或者功耗减少、热阻降低等都能够使Tj降低。实际使用中,对环境温度的要求可能比较苛刻,功耗降低只能依靠芯片厂家技术,所以为了保证芯片的正常工作,设计人员只能在降低热阻方面考虑。

 

  结 语

 

  以上提到的高速单片机设计思想和方法,目前已经在国外的公司得到实践和发展,但是国内这方面的研究和实践还很少。该设计思想在我们公司实践、摸索,提高了产品可靠性。在这里推荐给各位同行,期望共同探讨。

 

转载请注明出处。

暂无关键词
免责声明

① 凡本网未注明其他出处的作品,版权均属于hth官方 ,未经本网授权不得转载、摘编或利用其它方式使用。获本网授权使用作品的,应在授权范围内使 用,并注明"来源:hth官方 ”。违反上述声明者,本网将追究其相关责任。
② 凡本网注明其他来源的作品及图片,均转载自其它媒体,转载目的在于传递更多信息,并不代表本媒赞同其观点和对其真实性负责,版权归原作者所有,如有侵权请联系我们删除。
③ 任何单位或个人认为本网内容可能涉嫌侵犯其合法权益,请及时向本网提出书面权利通知,并提供身份证明、权属证明、具体链接(URL)及详细侵权情况证明。本网在收到上述法律文件后,将会依法尽快移除相关涉嫌侵权的内容。

网友点评
0相关评论
精彩导读
Baidu
map