大尺寸解决方案

顶层封装体采用0.5 mm焊球节距，其尺寸逐渐超过12×12 mm，而且顶层焊球节距正逐步缩小到0.4 mm（图3），在这样的趋势下，模塑型底层PoP逐渐得以应用。模塑型底层PoP也可以实现芯片叠层，包括将引线键合器件叠层在倒装芯片上等情况。模塑型底层PoP以阵列的形式进行模塑处理，并类似传统小节距球栅阵列（FBGA）封装被切割分离，对应EMC能够扩展到封装边缘，有助于控制封装的翘曲变形程度。

图3.存在多种窄互连节距PoP解决方案，包括裸片型倒装芯片方案、采用机械切割的模塑方案以及采用激光打孔的模塑方案。

一个显而易见的问题是如何暴露出顶层边缘的焊盘，这样才能通过焊球与顶层封装的互连。目前开发了两种方法实现这一目标，分别是机械切割和激光烧蚀。使用机械切割的方式，去除模塑之前，底层封装上表面边缘焊球上覆盖的EMC材料。这样封装边缘的EMC厚度会被降低，达到使焊球暴露以满足顶层封装回流的要求。必须严格控制边缘位置处EMC材料的高度或厚度，因为这会影响焊球的暴露直径、暴露焊料量以及回流后与顶层封装的焊料融合质量。这种类型的底层PoP已经被开发出来，但还没有广泛应用于生产。

使用激光烧蚀暴露封装上表面边缘焊球方法，在底层PoP中正获得越来越多的关注。激光烧蚀或激光钻孔已经在封装衬底制造中获得了广泛应用，而目前这一技术又被用于在底层封装上制作#p#分页标题#e#EMC通孔。

同样地，控制通孔制作对SMT过程中可以无缺陷地从顶至底完成PoP回流至关重要。通孔与焊球的对准精度、模塑帽上部的外孔直径（OHD）和暴露焊球的内孔直径都必须进行优化并严格控制。目前已经在0.5 mm封装间焊球节距和很多大尺寸（样品尺寸）SMT试验中显示了所需加工能力，正在进行板级可靠性研究来探索可接受的DPM水平。对于这种激光通孔型底层封装，0.4 mm的封装焊球节距正在开发中。

对于0.4 mm的封装互连焊球节距，翘曲变形必须控制在0.05 mm以下。激光通孔模塑技术与低CTE衬底配合的方案已在开发阶段。可以考虑使用裸片倒装芯片底层PoP，但为了适应0.4 mm封装接口节距所需的更小封装间距，倒装芯片器件将会需要被减薄到约0.06 mm，这样对应的组装高度约为0.13 mm。对于这么薄的裸片倒装芯片器件，如何操作和测试都将是棘手的问题。然而，裸片倒装芯片PoP对应着最低的组装成本。0.4 mm PoP接口节距的关注热点在于选择激光通孔的类型。一般认为，通过开发和使用倒装芯片模塑底部填充（MUF）以及其他低成本倒装芯片方法，可以降低这种封装的总体成本。

未来的PoP

对于小而薄PoP解决方案的需求将会继续，预计#p#分页标题#e#PoP将会在目前市场份额的基础上在其他低成本手机和其他消费设备中得以应用。为满足这些需求，正在开发使用更小PoP互连节距的更薄PoP解决方案（图4）。使用与硅器件本身性质更加匹配的材料以降低翘曲变形，这种更薄的高密度衬底技术也在评估过程中。甚至使用包含穿透硅通孔（TSV）的硅基衬底方案以实现超薄PoP叠层也在考虑范围内。TSV可以实现高密度薄型存储器叠层，在不远的将会有可能会在顶层PoP存储器叠层中得以使用。目前已经开发出扇入型PoP技术，实现高密度小节距封装间互连（已经可以实现0.4 mm的顶层封装节距）。

图4.未来的PoP解决方案将会实现更高互连密度、更薄体积的叠层。

下一代三维扇出型圆片级封装（FOWLP）技术，也就是被广泛称作嵌入性圆片级BGA（eELB）的封装技术，可以实现超薄PoP模块，正受到越来越多的关注。这种eWLB封装，在封装的双面使用再布线层，并使用通孔穿透封装边缘处塑料扇出区域，可以实现约0.25 mm的封装体厚度，在封装体内可以并排放置多个芯片，而且可以实现节距小于0.4 mm的高密度封装接口，从而可以允许小于0.15 mm的封装间隙。使用这种技术，可以实现高度低于1.0 mm、尺寸小于#p#分页标题#e#12×12 mm的封装体积。